STM32H7双核设备上Cortex-M7和Cortex-M4内核之间的CPU间异步通信
项目描述
本项目是一个示例项目，展示了如何在STM32H7双核设备上实现Cortex-M7和Cortex-M4内核之间的处理器间异步通信。该项目通过使用共享RAM和两个独立的环形缓冲区，实现了两个内核之间的数据交换。
工作原理
该示例项目演示了如何在两个内核之间实现通信以交换数据。具体来说，它使用了共享RAM和两个单独的环形缓冲区，这两个缓冲区在两个方向上起到了类似于管道的作用（单输入，单输出）。第一个缓冲区从CPU1（Cortex-M7）到CPU2（Cortex-M4），第二个缓冲区从CPU2到CPU1。
SRAM4被用作D3域中的共享RAM。由于SRAM4位于两个CPU内核的两个域之外，因此它不会影响每个域的低功耗功能，是双核STM32H7xx系列中用于CPU间通信的首选共享RAM。
硬件要求
该示例项目在以下列出的用于双核STM32H7系列的官方ST Nucleo板上运行：
- STM32H747I-DISCO
- STM32H745I-DISCO
- STM32H747I-EVAL
- STM32H745I-EVAL
STM32H7选项字节配置
为了使STM32H7双核CPU正确运行该示例，必须配置一些选项字节。本示例项目中配置了以下选项字节：
- CPU1（Cortex-M7）闪存地址
注意事项
在使用本示例项目时，请确保正确配置STM32H7的选项字节，并使用支持的硬件平台进行测试。