Huffman编码与解码器的Verilog实现
项目简介
本仓库提供了一个使用Verilog语言实现的Huffman编码器和解码器。通过Modelsim仿真工具，我们成功地实现了Huffman编码与解码的功能，并在一个总的testbench中对其进行了测试与联调。
资源文件内容
- Huffman编码器：使用Verilog语言实现了Huffman编码的核心算法，能够将输入的数据进行压缩编码。
- Huffman解码器：同样使用Verilog语言实现了Huffman解码的核心算法，能够将编码后的数据还原为原始数据。
- Testbench：包含了一个总的testbench文件，用于对编码器和解码器进行联合测试，确保其功能的正确性和稳定性。
使用方法
- 下载资源文件：将本仓库中的所有文件下载到本地。
- 打开Modelsim：使用Modelsim仿真工具打开项目文件。
- 运行仿真：在Modelsim中运行testbench文件，观察编码器和解码器的工作情况。
- 分析结果：通过仿真结果，验证Huffman编码与解码的正确性。
注意事项
- 确保已安装Modelsim仿真工具，并熟悉其基本操作。
- 在运行仿真前，请确保所有文件路径正确，避免出现文件找不到的错误。
- 如有任何问题或建议，欢迎在仓库中提出issue。
贡献
欢迎各位开发者对本项目进行改进和优化，可以通过提交PR的方式参与到项目中来。
许可证
本项目采用MIT许可证，详情请参阅LICENSE文件。