FPGA实现ASK幅度键控调制、包络检波解调、位同步的Vivado工程
项目描述
本项目提供了一个完整的Vivado工程，用于在FPGA上实现ASK（Amplitude Shift Keying，幅度键控）调制、包络检波解调以及位同步功能。项目包括了完整的工程文件以及用于MATLAB仿真和设计的相关文件。
主要功能模块
- ASK调制模块 (
AskMod.v)：- 实现ASK幅度键控调制。
- 输入比特速率为1Mbps，采样频率为10MHz。
- 基带波束成形与ASK调制模块 (
AskMod_Beamform.v)：- 实现基带波束成形和ASK幅度键控调制。
- 在顶层文件中可以选择例化其中一个模块。
- ASK解调模块 (
AskDemod.v)：- 实现2ASK的解调。
- 采样频率为10MHz，包络检波由低通滤波器完成。
- 位同步采用数字锁相环技术。
仿真与验证
- 经过行为仿真验证，位同步后的解调模块能够正确还原调制模块的输入数据。
使用说明
- 打开Vivado工程：
- 导入提供的Vivado工程文件，打开工程。
- 选择调制模块：
- 在顶层文件中选择例化
AskMod.v或AskMod_Beamform.v模块。
- 在顶层文件中选择例化
- 运行仿真：
- 使用提供的仿真文件进行行为仿真，验证调制与解调功能的正确性。
- MATLAB仿真：
- 使用提供的MATLAB文件进行仿真和设计验证。
注意事项
- 确保FPGA开发板的时钟频率与工程设置一致。
- 在进行位同步时，注意数字锁相环的参数设置，以确保同步效果。
贡献与反馈
欢迎对本项目提出改进建议或反馈问题。您可以通过提交Issue或Pull Request来参与项目的改进。
许可证
本项目采用MIT许可证，详情请参阅LICENSE文件。