LPDDR5信号完整性研究
本文介绍了使用1抽头DFE（判决反馈均衡）的LPDDR5 SoC DRAM PoP（封装在封装上）系统的SI（信号完整性）分析。系统以6.4 Gbps的速度运行，SS拐角处为0.47V VDDQ。DFE减轻了基于反射的ISI，并提高了眼睛孔径。DFE已广泛应用于串行差分接口，如USBSS和PCIe，但其在LPDDR5并行单端接口中的应用是新的，并提出了独特的挑战，因为JEDEC标准六边形眼罩定义了两种定时规范，即@Vref+/-0mV和@Vref+/-50mV。Vref是用于测量眼睛张开度的眼睛中心中的参考电压。根据所分析的信道，在写入期间，最佳的1抽头DFE反馈权重为约5mV，这在Vref+/-50mV时提高了眼孔径，而不会降低Vref+/-0mV时的眼孔径。进一步增加反馈权重会导致过度均衡，导致在Vref+/-0mV时的眼睛孔径减小，即使在Vref+/-50mV时眼睛孔径仍在增加。
资源文件
- 文件名: LPDDR5信号完整性研究.pdf
- 描述: 本文详细分析了LPDDR5系统中使用1抽头DFE的信号完整性问题，并探讨了DFE在不同定时规范下的表现。
主要内容
- 系统概述: 介绍了LPDDR5 SoC DRAM PoP系统的基本配置和运行速度。
- DFE的应用: 讨论了DFE在LPDDR5并行单端接口中的应用及其带来的挑战。
- 定时规范: 解释了JEDEC标准中定义的两种定时规范，即@Vref+/-0mV和@Vref+/-50mV。
- 反馈权重分析: 分析了不同反馈权重对眼睛孔径的影响，并确定了最佳的反馈权重。
结论
本文通过详细的信号完整性分析，展示了1抽头DFE在LPDDR5系统中的应用效果，并提出了在不同定时规范下优化眼睛孔径的方法。这对于LPDDR5系统的设计和优化具有重要的参考价值。